Selasa, 02 April 2013

Tugas PIB


Nama        : Apsyalom Magang
Nim            : 11110053


I.Frame
Daging
 
Frame Jual daging masak

 


 Frame 2 jenis daging
     

 

Rendang
Bumbu kuning
Se’i

 
Frame 3 jenis masakan


 

Jenis masakan yang di pilih
Rendang
 
 



II. Script
Jalur            : Masak
Rule            : Masak Daging
Prop            : Chef,pelayan dan Pembeli
Kondisi       : Pembeli
Adegan I     : Persiapan Chef dan pelayan
-         Chef Membersihkan daging
-         Chef Mempersiapkan bumbu-bumbu dan alat masak
-         Pelayan membersihkan warung
-         Pelayan membuka pintu masuk
Adegan II    : Pembeli masuk warumg
-         Pembeli masuk warung dan mencari daging yang di inginkan
-         Membayar di pelayan
-         Pembeli keluar dari warung
HASIL :
-         Chef merasa  puas hasilnya laku terjual
-         Pelayan Menerima uang dari pembeli
-         Pembeli menerima barang


Kamis, 21 Maret 2013

Tugas E-Commerce Kelas B



Soal 
1. Jelaskan bagaimana hubungan E-Commerce terhadap supply chain management.
2. Jelaskan bagaimana E-Commerce dapat mengurangi siklus waktu, meningkatkan kinerja karyawan dan memberikan dukungan terhadap fasilitasi pelanggan.
3. Bandingkan antara “marketplaces” dengan “marketspaces”. Apa keunggulan dan keterbatasan masing-masing!
4. Jelaskan lebih lengkap dengan kata-kata Anda sendiri tentang Karakteristik e-commerce:
  • B2B
  • B2C
  • C2C
Batas Waktu: 22 Maret 2013 pukul 12.00.

a. Bagi kelas A yang telah mengerjakan soal no.4 diharapkan untuk dilengkapi lagi. Terima kasih.
b. Jawaban diposting di blog Anda masing-masing, dan dilaporkan kepada Dosen Mata Kuliah untuk diperiksa sebelum batas waktu berakhir.






 Jawab:

1.      E-commerce atau bisa disebut Perdagangan elektronik atau e-dagang adalah penyebaran, pembelian, penjualan, pemasaran barang dan jasa melalui sistem elektronik seperti internet atau televisi atau jaringan komputer lainnya  atau e-commerce merupakan bagian dari e-business, di mana cakupan e-business lebih luas.
2.      E-Commerce dapat mengurangi siklus waktu karena beberapa tahapan yang ada di dalam supply chain management seperti wholesaler dan retailer dapat dihilangkan. Hal ini tentunya akan mengurangi siklus waktu yang diperlukan untuk melakukan suatu transaksi. E-commerce dapat mengurangi siklus waktu dengan memangkas supply chain, selain itu ia juga dapat memangkas siklus waktu karena penjual dan pembeli tidak perlu bertemu langsung dan transaksi dapat dilakukan saat itu juga walaupun di belahan dunia lain tempat si pembeli atau penjual menunjukkan waktu yang berbeda.
3. Marketplaces
Marketplace adalah tempat bertemunya pembeli dan penjual untuk bertukar barang dan jasa dengan uang atau dengan barang dan jasa lain, secara nyata. Nyata di sini maksudnya adalah tempat atau pasar itu benar-benar ada, dapat dilihat dan dirasakan keberadaannya secara fisik.
Kelebihan:
- Pembeli dan penjual bertemu langsung dan bertransaksi secara langsung.
- Tidak perlu menggunakan alat bantu dalam berhubungan seperti jaringan atau koneksi internet dalam melakukan transaksi.
- Pembeli menerima barang dan penjual menerima uang pembayaran saat itu juga, ketika transaksi sedang berlangsung.
-Mengurangi risiko terjadinya tindak kejahatan baik yang dilakukan pembeli ataupun penjual.
Kelemahan:
- Memakan banyak waktu, biaya dan tempat. Dengan kata lain tidak efisien.
- Tidak fleksibel, karena pembeli dan penjual wajib bertemu di tempat yang disebut sebagai pasar.
Marketspace
Marketspace adalah tempat bertemunya pembeli dan penjual untuk bertukar barang dan jasa dengan uang atau dengan barang dan jasa lain, melalui media elektronik. Media elektronik yang dipakai adalah komputer yang dilengkapi dengan jaringan internet. Dengan demikian pasar dalam arti ini adalah pasar maya, yaitu pasar yang dirasakan ada keberadaannya tetapi tidak dapat dilihat secara kasat mata.
Kelebihan:
- Efisien dan fleksibel karena pembeli dan penjual tidak saling bertemu secara langsung. Atau dengan kata lain penjual dan pembeli dapat bertemu di mana saja, kapan saja.

- Mengurangi biaya perolehan atas suatu informasi yang berharga.
Kele
mahan:
- Risiko terjadinya tindak kejahatan yang dilakukan bai k pembeli maupun penjual sangat tinggi.
=Pengertian B2B
Menurut pendapat saya :
Merupakan sistem komunikasi bisnis antar
pelaku bisnis atau transaksi secara elektronik
antar perusahaan yang dilakukan secara rutin
dan dalam kapasitas produk yang besar.
untuk mendistribusikan informasi yang dimilikinya.


=Pengertian B2C
Merupakan sistem komunikasi bisnis antar pelaku bisnis dengan konsumen untuk memenuhi kebutuhan tertentu pada saat tertentu


Pengertian C2C
Merupakan sistem komunikasi dan transaksi bisnis antar konsumen untuk memenuhi kebutuhan tertentu pada saat tertentu.



Rabu, 05 Desember 2012

tugas Flip-Flop


FLIP-FLOP
 Menurut saya
Rangkaian Logika terbagi menjadi dua kelompok yaitu rangkaian logika kombinasional dan rangkaian sekuensial.  Rangkaian logika kombinasional adalah rangkaian yang kondisi keluarannya (output) dipengaruhi oleh kondisi masukan (input). Rangkaian logika sekuensial adalah rangkaian logika yang kondisi keluarannya dipengaruhi oleh masukan dan keadaan keluaran sebelumnya atau dapat dikatakan rangkaian yang bekerja berdasarkan urutan waktu. Ciri rangkaian logika sekuensial yang utama adalah adanya jalur umpan balik (feedback) di dalam rangkaiannya.
Flip-flop adalah rangkaian utama dalam logika sekuensial. Counter, register serta rangkaian sekuensial lain disusun dengan menggunakan flip-flop sebagai komponen utama. Flip-flop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan proses penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan yang diberikan.
Hubungan input-output ideal yang dapat terjadi pada flip-flop adalah:
1)      Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika positif (1) saat dipicu, apapun kondisi sebelumnya.
2)      Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika negatif (0) saat dipicu, apapun kondisi sebelumnya.
3)      Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak berubah dari kondisi sebelumnya saat dipicu.
4)      Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q) berkebalikan dari kondisi sebelumnya saat dipicu.
Secara ideal berdasar perancangan kondisi keluaran Q’ selalu berkebalikan dari kondisi keluaran Q.
  .      Pemicuan Flip-Flop
Pada flip-flop untuk menyerempakkan masukan yang diberikan pada kedua masukannya maka diperlukan sebuah clock untuk memungkinkan hal itu terjadi.  Clock yang dimaksud di sini adalah sinyal pulsa yang beberapa kondisinya dapat digunakan untuk memicu flip-flop untuk bekerja. Ada beberapa kondisi clock yang biasa digunakan untuk menyerempakkan kerja flip-flop yaitu :
1)                                                     Tepi naik         : yaitu saat perubahan sinyal clock dari logika rendah (0) ke logika tinggi.
2)                                                    Tepi turun        : yaitu saat perubahan sinyal clock dari logika tinggi (1) ke logika rendah (0).
3)                                                    Logika tinggi   : yaitu saat sinyal clock berada dalam logika 1.
4)                                                    Logika rendah : yaitu saat sinyal clock berada dalam logika 0.
Pada flip-flop untuk menyerempakkan masukan yang diberikan pada kedua masukannya maka diperlukan sebuah clock untuk memungkinkan hal itu terjadi.  Clock yang dimaksud di sini adalah sinyal pulsa yang beberapa kondisinya dapat digunakan untuk memicu flip-flop untuk bekerja. Ada beberapa kondisi clock yang biasa digunakan untuk menyerempakkan kerja flip-flop yaitu :
1)                                                     Tepi naik         : yaitu saat perubahan sinyal clock dari logika rendah (0) ke logika tinggi.
2)                                                    Tepi turun        : yaitu saat perubahan sinyal clock dari logika tinggi (1) ke logika rendah (0).
3)                                                    Logika tinggi   : yaitu saat sinyal clock berada dalam logika 1.
4)                                                    Logika rendah : yaitu saat sinyal clock berada dalam logika 0.
Pada flip-flop untuk menyerempakkan masukan yang diberikan pada kedua masukannya maka diperlukan sebuah clock untuk memungkinkan hal itu terjadi.  Clock yang dimaksud di sini adalah sinyal pulsa yang beberapa kondisinya dapat digunakan untuk memicu flip-flop untuk bekerja. Ada beberapa kondisi clock yang biasa digunakan untuk menyerempakkan kerja flip-flop yaitu :
1)                                                     Tepi naik         : yaitu saat perubahan sinyal clock dari logika rendah (0) ke logika tinggi.
2)                                                    Tepi turun        : yaitu saat perubahan sinyal clock dari logika tinggi (1) ke logika rendah (0).
3)                                                    Logika tinggi   : yaitu saat sinyal clock berada dalam logika 1.
4)                                                    Logika rendah : yaitu saat sinyal clock berada dalam logika 0
Flip-flop adalah suatu rangkaian bistabil dengan triger yang dapat menghasilkan kondisi logika 0 dan 1 pada keluarannya. Keadaan dapat dipengaruhi oleh satu atau kedua masukannya. Tidak seperti fungsi gerbang logika dasar dan kombinasi, keluaran suatu flip-flop sering tergantung pada keadaan sebelumnya. Kondisi tersebut dapat pula menyebabkan keluaran tidak berubah atau dengan kata lain terjadi kondisi memory. Oleh sebab itu flip-flop dipergunakan sebagai elemen memory.
Rangkaian flip-flop yang paling sederhana adalah RS Flip-flop yang memiliki dua masukan yaitu R = Reset dan S = Set serta dua keluaran Q dan \overline{Q}.
Perhatikan Tabel Kebenaran dan Gambar Flip-flop R-S Berikut:
http://i2.wp.com/emka.web.id/wp-content/uploads/2012/04/flip-flop-rs.png?resize=606%2C197
Sesuai dengan namanya, keluaran flip flop Q = 1 dan \overline{Q} = 0pada saat S = 1 dan R = 0,dan reset ketika S = 0 dan R = 1 akan menghasilkan keluaran Q = 0 dan \overline{Q} = 1. Kondisi tersebut adalah kondisi satbbil dari RS flip-flop.
Ketika kedua masukan R dan S berlogika 0, keluaran flip-flop tidak berubah tetap seperti pada kondisi sebelumnya. Tetapi ketika kedua masukan R dan S berlogika 1 maka keluaran flip-flop tidak dapat diramalkan karena kondisinya tidak tentu tergantung pada toleransi komponen dan tunda waktu temporal dan lain sebagainya dan kondisi tersebut dapat diabaikan.
Pada prakteknya sebuah RS Flip-flop dapat dibangun dari rangkaian dua buah gerbang AND yang saling dihubungkan silang seperti ditunjukan pada Gambar berikut.
Rangkaian RS Flip-flop dengan gerbang NAND
Berbeda dengan flip flop dengan Gambar pertama, keluaran dari flip-flop adalah kebalikan dari flip-flop tersebut. Hal ini dapat dilihat dari adanya garis di atas variabel inputnya.
Lebih lanjut tipe yang sangat penting dari flip-flop adalah master slave flip-flop atau disebut juga dua memory yang pada dasarnya dibangun dari dua flip-flop yang terhubung secara seri. Jalur kontrol dapat diatur dari sebuah clock melalui penambahan sebuah gerbang NAND. Gambar rangkaian dasrnya ditunjukkan dalam gambar berikut:
http://i2.wp.com/emka.web.id/wp-content/uploads/2012/04/flip-flop-master-slave.png?resize=663%2C328
Pertama kita lihat pada master flip-flop. Jika masukan clock adalah 0 kedua keluaran dari kontrol clock I adalah 1. Ini artinya bahwa suatu perubahan keadaan pada masukan S dan R tidak berpengaruh pada master flip-flop. Flip flop tersebut mempertahankan keadaan. Di sisi lain jika masukan clock adalah 1 maka keadaan dari S dan R menentukan keadaan master flip-flop.
Slave flip flop memperlihatkan perilaku yang sama. Kadang kontrol clock adalah dibalik oleh sebuah inverter. Ini artinya bahwa clock 1 dari master flip flop menjadi 0 pada slve flip flop.
Operasi flip-flop ini dijelaskan lebih mudah dari sekuensial temporal dari pulsa clock seperti ditunjukan oleh Gambar berikut.
http://i2.wp.com/emka.web.id/wp-content/uploads/2012/04/sekuensial.png?resize=370%2C240
  • t1 : Ketika pulsa clock muncul dari 0 ke 1 terjadi toleransi daerah 0 ke arah 1 keluaran clock terbalik ke 0. Misalnya keluaran slave flip flop akan off dan mempertahankan kondisi.
  • t2 : Ketika pulsa clock muncul dari 0 ke 1 mencapai batas terendah dari toleransi daerah 1 masukan dari master flip flop adalah dapat diatur, misalnya master flip flop dipengaruhi oleh masukan R dan S.
  • t3 : Ketika pulsa clock turun dari 1 ke 0 terjadi toleransi daerah 1 ke arah 0 masukan master flip flop kembali ditahan. Mmisalnya master flip flop menghasilkan keadaan baru.
  • T4 : Ketika pulsa clock turun dari 1 ke 0 mencapai batas tertinggi dari toleransi daerah 0 masukan dari master flip flop adalah dapat diatur, misalnya master flip flop dipengaruhi oleh masukan R dan S.
Hasilnya bahwa pengaruh masukan R dan S terjadi pada interval t1 sampai t2 data dikirim ke flip flop dan pada saat t4 baru data dikirim ke keluaran. Selama masukan clock 0 data tersimpan di dalam flip flop.
Flip-flop adalah suatu rangkaian bistabil dengan triger yang dapat menghasilkan kondisi logika 0 dan 1 pada keluarannya. Keadaan dapat dipengaruhi oleh satu atau kedua masukannya. Tidak seperti fungsi gerbang logika dasar dan kombinasi, keluaran suatu flip-flop sering tergantung pada keadaan sebelumnya. Kondisi tersebut dapat pula menyebabkan keluaran tidak berubah atau dengan kata lain terjadi kondisi memory. Oleh sebab itu flip-flop dipergunakan sebagai elemen memory.
Rangkaian flip-flop yang paling sederhana adalah RS Flip-flop yang memiliki dua masukan yaitu R = Reset dan S = Set serta dua keluaran Q dan \overline{Q}.
Perhatikan Tabel Kebenaran dan Gambar Flip-flop R-S Berikut:
http://i2.wp.com/emka.web.id/wp-content/uploads/2012/04/flip-flop-rs.png?resize=606%2C197
Sesuai dengan namanya, keluaran flip flop Q = 1 dan \overline{Q} = 0pada saat S = 1 dan R = 0,dan reset ketika S = 0 dan R = 1 akan menghasilkan keluaran Q = 0 dan \overline{Q} = 1. Kondisi tersebut adalah kondisi satbbil dari RS flip-flop.
Ketika kedua masukan R dan S berlogika 0, keluaran flip-flop tidak berubah tetap seperti pada kondisi sebelumnya. Tetapi ketika kedua masukan R dan S berlogika 1 maka keluaran flip-flop tidak dapat diramalkan karena kondisinya tidak tentu tergantung pada toleransi komponen dan tunda waktu temporal dan lain sebagainya dan kondisi tersebut dapat diabaikan.
Pada prakteknya sebuah RS Flip-flop dapat dibangun dari rangkaian dua buah gerbang AND yang saling dihubungkan silang seperti ditunjukan pada Gambar berikut.
Rangkaian RS Flip-flop dengan gerbang NAND
Berbeda dengan flip flop dengan Gambar pertama, keluaran dari flip-flop adalah kebalikan dari flip-flop tersebut. Hal ini dapat dilihat dari adanya garis di atas variabel inputnya.
Lebih lanjut tipe yang sangat penting dari flip-flop adalah master slave flip-flop atau disebut juga dua memory yang pada dasarnya dibangun dari dua flip-flop yang terhubung secara seri. Jalur kontrol dapat diatur dari sebuah clock melalui penambahan sebuah gerbang NAND. Gambar rangkaian dasrnya ditunjukkan dalam gambar berikut:
http://i2.wp.com/emka.web.id/wp-content/uploads/2012/04/flip-flop-master-slave.png?resize=663%2C328
Pertama kita lihat pada master flip-flop. Jika masukan clock adalah 0 kedua keluaran dari kontrol clock I adalah 1. Ini artinya bahwa suatu perubahan keadaan pada masukan S dan R tidak berpengaruh pada master flip-flop. Flip flop tersebut mempertahankan keadaan. Di sisi lain jika masukan clock adalah 1 maka keadaan dari S dan R menentukan keadaan master flip-flop.
Slave flip flop memperlihatkan perilaku yang sama. Kadang kontrol clock adalah dibalik oleh sebuah inverter. Ini artinya bahwa clock 1 dari master flip flop menjadi 0 pada slve flip flop.
Operasi flip-flop ini dijelaskan lebih mudah dari sekuensial temporal dari pulsa clock seperti ditunjukan oleh Gambar berikut.
http://i2.wp.com/emka.web.id/wp-content/uploads/2012/04/sekuensial.png?resize=370%2C240
  • t1 : Ketika pulsa clock muncul dari 0 ke 1 terjadi toleransi daerah 0 ke arah 1 keluaran clock terbalik ke 0. Misalnya keluaran slave flip flop akan off dan mempertahankan kondisi.
  • t2 : Ketika pulsa clock muncul dari 0 ke 1 mencapai batas terendah dari toleransi daerah 1 masukan dari master flip flop adalah dapat diatur, misalnya master flip flop dipengaruhi oleh masukan R dan S.
  • t3 : Ketika pulsa clock turun dari 1 ke 0 terjadi toleransi daerah 1 ke arah 0 masukan master flip flop kembali ditahan. Mmisalnya master flip flop menghasilkan keadaan baru.
  • T4 : Ketika pulsa clock turun dari 1 ke 0 mencapai batas tertinggi dari toleransi daerah 0 masukan dari master flip flop adalah dapat diatur, misalnya master flip flop dipengaruhi oleh masukan R dan S.
Hasilnya bahwa pengaruh masukan R dan S terjadi pada interval t1 sampai t2 data dikirim ke flip flop dan pada saat t4 baru data dikirim ke keluaran. Selama masukan clock 0 data tersimpan di dalam flip flop.

Demikian pengetahuan saya tentang flip-flop yang bisa saya bagikan.
 semoga bermanfaat.
GOD BLESS YOU ALL !!!!

lllllllllllllllllllllllllllllllllll












ljhdsugfuyg.
 lllllllllll